概述：PDP42U3H型等离子电视是TCL王牌电子有限公司开发、生产的高科技产品，它融合了电视技术、计算机显示技术、等离子显示技术等多门类科学，代表了电视机“大屏幕、高清晰、平板化、信息化”的发展潮流。
PDP42U3H由等离子显示屏（Plasma Display Panel，简称PDP）、分立音箱构成，
具有模拟电视接收显示功能，将隔行扫描的电视信号转为逐行扫描信号，画面细腻、清晰，不闪烁，可接驳传统的视听设备如DVD、VCD、录象机等；还可连接电脑主机、数字DVI信号、HDTV高清1080i、720P等信号。音质优美，高音清晰，中音明快，低音丰富，是家庭影院视听设备的理想选择。
PDP42U3H主要功能特点如下：
一、 超薄等离子显示屏
该产品采用了具有国际先进水平的等离子显示技术，屏幕大，机身薄，整机厚度仅为8.2cm。平板数字显示，物理分辨率为852×480，清晰度高，且边角和中心的清晰度完全一致，画面重现力强，彩色鲜艳，图象无失真、变形，具有高亮度和高对比度、16：9宽银幕、宽视角、低辐射、抗电磁干扰等特点。
二、 逐行扫描精密显像
采用先进的数字化处理技术，将现有的50Hz隔行扫描信号转为逐行扫描信号，彻底消除了普通电视存在的大面积闪烁、行间闪烁、行抖动、行结构线等固有缺陷，画面细腻、清晰，不闪烁，另外，还具有动态降噪功能，有效滤除画面噪点。
三、 具有丰富接口
具有标准VGA接口，DVI接口，可连接电脑主机，作为大屏幕显示器。对比度、亮度高，彩色鲜艳，显示游戏、影视画面效果好，支持格式从640×480@60HZ到1024×768@85Hz。VGA接口除了接电脑主机外，还可接逐行DVD、SDTV (标清信号480P、480i)等，并具有外接扬声器端子，还有一组Y Cb/Pb Cr/Pr 输入，共用一组左右声道输入。内置功放， 是家庭影院系统理想的终端显示和声音重放设备。具有天线输入接口，两路AV输入接口，两路S端子输入接口，一路AV输出接口。
四、 多种画质改善电路
采用双制式数字梳状滤波器，有效滤除亮色串扰；有亮度、色度动态改善电路（LTI、CTI），提升轮廓清晰度；并有动态蓝、黑电平扩展，绿色增强，肤色校正、γ校正等功能，大幅度提升画质，画面清晰度高，肤色自然，彩色鲜艳、逼真。
五、 数字音效处理电路
采用全新的伴音数字处理电路，具有全球通丽音功能。支持双语言、立体声，并具有五段均衡调节、动态低音增强、环绕音效、智能音量控制等多种功能，已设置四种固定音效模式：立体声、影院、音乐、新闻，用户也可随意调节五段均衡，系统会自动保存为个人设置。
七、全频段、多制式接收功能
200个频道，可接收全频段的电视节目，使用锁相环路频率合成高频头，搜台快速、准确；天线输入端可接收、处理PAL-D/K、PAL-I、SECAM-D/K、SECAM-I、NTSC-4.43制电视信号;AV输入可处理PAL、NTSC、SECAM制彩色电视信号。
第二节 驱动控制电路讲解
PDP采用存储式驱动方式，大体由写入、发光维持、和擦除三个部分组成。驱动电路的作用是给PDP施加定时的、周期的脉冲电压和电流。 随着驱动电路极性的变化，电极表面介电层上周期性地蓄积、释放电荷，从而实现图像的显示。
驱动电路分几个部分，包括列驱动器、行驱动器、同步控制器、数据缓冲器。显示驱动都是通过在显示板行、列的各个电极上，选择性地施加较高的电压来进行的。
通常，驱动器内部分为两部分：一是逻辑电路，负责控制显示屏信号和处理显示数据；二是驱动电路，负责将信号电平移位和对显示屏施加发光所需的脉冲。
一、驱动电路的布局：
PDP42U3H采用LG公司的最新的42吋等离子显示模块，型号为PDP42V61000，比例为16：9，分辨率为852X480，扫描方式为单扫描，亮度为1000，对比度为3000。
模块的结构和以往的有所不同，整个显示模块从背面看，包括控制电路、扫描与维持电路（Y板）、维持电路（Z板）和下端的地址驱动电路（X板）。X板和Y板通过邦定（bonding）电路，即芯片覆膜，和FPC （Flexible Printed Circuit），即柔性印刷电路，与显示屏相连；扫描驱动IC可以和FPC断开，必要时进行更换。各板之间的数据信号通过扁平排线相连。其中控制电路和左侧的地址电路做在一块PCB上，整个模块的电路分布如下图所示。
二、地址驱动的分布：
为了完成852列RGB的地址驱动，共需要852X3路的电路。地址驱动所连接的柔性电路共分为7组，每组的地址信号经控制电路送出后，再经过控制电路上的8位驱动器ACT541，将数据送往所连接的金属片下的一颗绑定IC上（COF）。每颗IC接收所对应的541送来的6位数据，通过IC内部的移位寄存器，将16个脉冲所带来的全部96个数据并行输出，控制相应的96列像素的显示。以上的关系，对判断不同类型竖线损坏的原因具有很重要的作用。具体情况见下图：
三、扫描电路的分布：
480行的扫描最终由模块左侧的4组电路来完成，每组电路上包含两颗绑定的行扫描驱动IC。每颗IC接收来自扫描驱动板的有关信息，按顺序发出60路的初始化和扫描脉冲。在单扫描的方式下，扫描脉冲最先从上端的那一行开始，顺序进行，当上边的一颗IC完成扫描后，下面的一颗IC才开始工作。单一IC的损坏并不影响其它IC的工作，但会造成所控制的行的故障。右侧的电路为维持电路，在维持期间工作。
第三节 PANEL视频信号处理部分讲解
在讲述PANEL视频信号处理电路之前，首先要明确它在整机中所处的地位及作用，这样才更便于我们去理解和掌握整个电路的原理。下图是PDP42U3H整机电路分布图：
PDP4226整机电路分布图
在讲述PANEL视频信号处理电路之前，首先要明确它在整机中所处的地位及作用，这样才更便于我们去理解和掌握整个电路的原理。下图是PDP42U3H整机电路分布图：
其中的白色框体：扫描驱动电路、控制电路、地址驱动电路和维持电路在前面的PDP显示原理中都作了讲述，这里不再赘述，主电源部分将在后面的章节中作已详细描述。本章中将重点介绍黑色框体部分：即视频信号处理电路部分。此电路在整机中起到的作用是：标准视频输入信号与PDP panel显示驱动电路之间的桥梁，换句话说就是将标准的视频信号通过各种转换将其变为适合PDP panel显示的信号格式。
这部分电路是panel中唯一的视频信号处理电路，所以说他对视频的处理是完整且连贯的，为了讲述方便，我们将按照电路的处理功能把这部分电路划分为如下几个部分：视频解码电路（VIDEO DECODER）、模数转换电路(ADC)、隔行转逐行(DEINTERLACE)、DVI处理电路、缩放处理电路（SCALER）、显示电平转换电路（TTL TO LVDS）以及中央控制电路（MCU）等。
为了讲解清楚，我们将此电路划分为不同的信号处理通道分别讲述，首先要明确如下几个问题：
（一）、信号输入接口（看PDP42U3H实物，面朝其背面从右往左）
天线输入
AV输出
SVideo输入
AV输入
Y(CVBS)/Pb(Cb)/Pr(Cr)视频输入接口（RCA 3）
DVI输入接口（DVI PIN 28）
VGA输入接口（D-SUB 15）
调试接口（D-SUB 9）
左右声道输入接口（RCA 2）
（二）、三个通道
第一个通道是：视频处理通道。此通道包含解码电路，模数转换电路、隔行转逐行电路。这个通道也是我们今后讲解的重点之所在。[Page]
第二个通道是：DVI（数字视频输入）处理通道。此通道包含DVI信号的接收处理电路，即DVI解码电路。
第三个通道是：VGA信号处理通道。此通道将直接进入缩放（SCALER）电路。
下图给出了各单元处理电路和三个通道之间的关系：
上面的图可以看出：三个通道的信号在进入SCALER芯片之前分别处理，在进入SCALER芯片之后，统一为一路输出，再经过电平转换，输入到后级的PANEL，即PDP模块显示。MCU中央控制单元以及电源部分，贯穿在整个系统中，相对独立，后面的小节中将详细介绍。
三个通道的详细介绍
第一部分、主要芯片介绍
一、概述
这些处理通道使用了如下主要视频处理芯片：
数字化彩色解码：TB1274AF
梳状滤波器：TC90A69
模数转换IC：MST9883A
逐行处理IC：FLI2300
SCALER IC：JAGASM
DVI解码芯片：SII161
LVDS编码芯片：DS90C383
二、主要芯片基本功能介绍
1、视频解码TB1274AF
一、特点
TB1274AF是一个能够处理PAL/NTSC/SECAM彩色电视信号的解码器，它内部包括亮度、色度、同步分离及I2C处理电路等。
2、模数转换MST9883A
MST9883A内部包含140 MHz ADC，1.25 V参考电压，PLL和可编程的增益，嵌位控制。用户只需要提供3.3 V的电源，模拟输入，Hsync、Vsync或COAST信号。通过I2C对内部寄存器的正确设定，即可获得数字化的信号输出，输出电平呈现+3.3 V的三态。
MST9883A片内由Hsync输入产生一个采样时钟，它的输出频率从12 MHz 到140 MHz。140MSPS 时PLL时钟波动典型值为 500ps p-p。COAST出现时，若没有Hsync，PLL保持其输出频率。它提供一个取样相位调整。数据，时钟输出和相位的关系继续保持。MST9883A还可以处理复合同步信号和绿色带同步信号的同步分离处理。嵌位信号可由内部产生，也可由用户从CLAMP引管脚输入，此功能可由寄存器的相应位设置选择。
MST9883AA特殊管脚功能描述
HSOUT：行同步输出
由前端输入的分离行同步信号直通得到，或由带同步的亮度信号经过芯片内部同步分
离电路处理得到，其输出极性由I2C总线控制寄存器的相应位来确定。
VSOUT：场同步输出
由前端输入的分离场同步信号直通得到，或由带同步的亮度信号经过芯片内部同步分
离电路处理得到，其输出极性由I2C总线控制寄存器的相应位来确定。
DATACK：数据采样时钟输出
此管脚为采样时钟输出。它由输入的行同步信号通过内部锁相环电路计算得到所需要的
采样时钟，此时钟信号的稳定性直接影响到画面的稳定性。
SDA：串行数据I/O
SCL：串行时钟
A0：串行地址输入1
（要完全了解2线制串口的工作原理，请参考2线制串口控制部分）
RED[0..7]：数据输出，红色信号通道
GREEN[0..7]：数据输出，绿色信号通道
BLUE[0..7] ：数据输出，蓝色信号通道
主要R、G、B数据输出，最高位为MSB。从像素采样到输出的延时是固定的。当采样时间随相位调整器改变时，输出时序、时钟、数据和行同步信号输出也改变。所以时序关系着信号的稳定。
RAIN：红通道模拟输入
GAIN：绿通道模拟输入
BAIN：蓝通道模拟输入
RED, GREEN 和 BLUE图像信号高阻抗独立输入。（三个通道是一样的，能用于任何颜色，亦可接收YUV信号。）输入可调节范围为0.5 V 到 1.0 V，这些管脚应该统一同样的嵌位电路。
HSYNC：行同步输入
此管脚接受一个逻辑信号，用于参考建立行时序，并为图像时钟产生器提供参考频率。其逻辑属性由串行寄存器0EH的第6位控制（行同步极性标志位）。仅当行同步前廊为上升沿，后廊可以忽略。当行同步极性为0时，行同步取下降沿。当行同步极性为1时，行同步取上降沿。其输入还包含噪声抑制施密特触发器，输入极限位1.5 V。
VSYNC：场同步信号输入
此管脚为场同步信号输入。
SOGIN：绿色带同步信号输入
这个输入为带同步的信号提供一个辅助处理通道，一般的RGB信号在GREEN通道上会带同步信息。此管脚连接到一个带有内部阀值的高速比较器上，阀值可由程序控制，以10 mV为步长，从输入信号最低的电平上方10 mV到300 Mv（包含同步信息的地方），缺省阀值为150 mV与高速比较器做比较，小于阀值的信号保留，相当于一个切割电路，即将同步信息提取出来。（这是一个包含行场同步信息的复合同步信号，它必须在通过行同步信号之前分离）。此管脚不用时加电阻到地。
CLAMP：外部钳位电平输入
COAST：无均衡脉冲的复合同步信号输入
REF BYPASS：内部参考分压电路
内部1.25V参考分压电路，它必须通过0.1F的电容连到地，精确度为4%,温度系数为50 ppm,对于MST9883AA的大部分应用是足够的，如果需要更高精确度，可以提供一个外部参考。
MIDSCV：中级电压参考旁路
内部中级电压参考旁路，它必须通过0.1F的电容连到地，这个精确电压随绿枪增益改变，相位时钟发生器PLL需要外部滤波，这管脚的滤波电路见图6，这是种理想的方式，可将噪声和寄生效应降到最小。
FILT：滤波器外部电路
采样时钟的正确产生，依赖于此滤波电路的正常工作，所以此电路的参数选择直接影
响到信号的稳定性及正确性。
VD：主电源供电
这些管脚为电路的主要部分提供电源，电压必须稳定，最好经过滤波处理。
VDD：数字信号输出供给电源
高速的数字信号输出（高达110 MHz）容易产生对电源产生干扰，所以VDD管脚的供电和VD得供电一定要分离开来，这样可以将敏感的模拟电路干扰降到最小。如果后端电路要求使用较低的逻辑电平，那么VDD还可以连接2.5V的供电电压。
PVD：时钟发生器的供给电源
MST9883AA最敏感的部分是时钟发生器，这些管脚为时钟PLL供电，所以此电压最好单独供电。
GND：地
片内所有电路地回路，MST9883AA最好放置在一片完整的地上，最好不要将这个地划分为很多零散的地，这样对处理模拟，数字干扰不利。
信号流程：
图像数字化电路的主要任务是将输入的图像经过A/D转换器（MST9883A）的数字化采样，形成后级图像处理芯片能够处理的数字图像信号。
经过前级图像通道切换选择电路的选择，输入的纯图像信号经过外接的电阻、电容的耦合后，输入到A/D转换器（MST9883A）的第54管脚(RAin),第48管脚(GAin)，第43管脚(BAin)。
切换选择后的行同步(HSYNC)信号、场同步(VSYNC)信号通过防抖动电路（HSYNC通道由电阻、电容组成，VSYNC通道由电阻、电容组成）后，输入到A/D转换器（MST9883A）的第30管脚(HSYNC)和第31管脚(VSYNC)。
从CPU的第8管脚（CLK）管脚，第9管脚（DATA）管脚输出的I2C控制信号，被外接的三极管构成的电平转换电路进行电平转换后，通过电阻、电容连接到A/D转换器（MST9883A）的第56（SCL）、57（SDA）管脚，对A/D转换器进行控制设定。
A/D转换器（MST9883A）在I2C控制信号的控制下，同时根据输入的行场同步信号的频率及极性，以及第33管脚输入的滤波值，将输入的行频信号分频成与输入图像变化频率相适应的采样时钟。另一方面，A/D转换器（MST9883A）根据I2C控制信号设定的相位，钳位电平及增益等，按照新分频得到采样时钟频率对输入的模拟图像信号进行数字化采样，使输入的模拟图像信号变成数字图像信号。[Page]
数字化后的R/G/B图像信号分别从A/D转换器（MST9883A）中各自的通道中输出（R0~R7：第77~70管脚；G0~G7：第9~2管脚；B0~B7：第19~12管脚），分别经排阻（R通道：RP300,RP301；B通道：RP302, RP305；G通道：RP303, RP304）的缓冲后，输出给后级的图像处理芯片。
在A/D转换器内形成的时钟信号从A/D转换器的第67管脚输出，经过滤波电路滤波后输出到后级的图像处理芯片的时钟输入端。
3、隔行转逐行处理FLI2300
一、概述
FLI2300从复合视频输入产生高质量的图像输出，包含525/60 (NTSC) 和 625/50 (PAL 或 SECAM)。FLI2300内部处理为10位/通道，借此保证了高质量信息，它的输入和输出都是10位/通道，但也支持在灵敏度要求若低的8位/通道。FLI2300 最低需要 4 MB的 SDRAM才能达到最高质量效果，但它也可以在牺牲灵敏度，无内存的优化模式下运行，所以它可以作为高端和低端产品设计之用。
FLI2300 集合很多功能在低耗配置时提供最大缓冲，包含片内时钟发生器，SDRAM控制器，显示控制器，输入输出转换。它利用标准的2线制串行总线更易于控制，操作寄存器。
它支持所有数字解码器的 ITU-R BT 656格式、ITU-R BT 601格式或24Bbit Y/Cb/Cr或RGB格式输出。
二、系统框图
三、特殊引管脚连接和功能
◆ 电源连接
VSS：连接到数字地
VDD33：连接到数字电源，连接到数字电压3.3V或直接连接到数字地。
VDD25：数字逻辑电源节点，连接到2.5 V数字电源或耦合到数字地。
43 AVSS：PLL时钟电路的地，连接到数字地。
42 AVDD：PLL时钟电路的模拟电源，单独耦合到2.5V电源或直接耦合到AVSS管脚。
◆ 控制信号
49 RESETB：复位，此管脚为低复位，内部寄存器恢复为缺省状态。
53 OE：此管脚为高时，FLI2300允许输出，为低时，输出处于高阻状态。
56-58 IFORMAT2-0：输入信号格式控制，这些管脚设置输入信号的格式，可通过I2C设置IfmtOvr位，即寄存器00H的第3位。
59-61 OFORMAT2-0：信号输出格式控制，这些管脚设置信号的输出格式，可通过I2C设置IfmtOvr位，即寄存器07H的第3位。
44-45 DADDR1-0：可通过设置DADDR1-0来决定器件总线控制地址，避免和连接在总线上的其它器件发送冲突，DADDR1-0允许器件地址设置为如下值：C0/C1H, C2/C3H, E0/E1H, E2/E3H。
46 MODE：当这管脚为低时，控制总线运行在从属模式，允许器件受外部程序控制，设置为高时， FLI2300通过I2C总线对外部存储器操作。
47 SDA：I2C数据线传输管脚。
48 SCL：I2C时钟线传输管脚。
40 PIXCLK：像素时钟输入，这个时钟用于驱动FLI2300的所有电路，主时钟和其它时钟由内部PLL转换而来。注意：当FLI2300用于D1输入模式时，PIXCLK时钟输入为每个像数两个循环（一个给亮度，一个给色差）。
62 N/P/IN/OUT
控制信号 (contd.)
52 NOMEM：无记忆模式控制输入，这管脚控制FLI2300的如下操作：设置为低时，器件使用外部存储器，设置为高时，FLI2300不需要外部存储器。在对视频质量要求不高的情况下，允许FLI2300使用在低损耗状态。为了确保SDRAM的启动，这管脚在电源上升的过程中必须为高，可通过I2C设置NMOv位，即寄存器05H的第1位。
◆ 输入信号
27-18 G/YIN9-0：10位绿或亮度信号，此模式由IFORMAT2-0管脚设置，也可通过I2C设置IfmtOvr位，即寄存器00H的第3位，详情参考寄存器00H描述。信号在PIXCLK的上升沿取样。
15-6 B/CbIN9-0：10位蓝或Cb色度信号输入总线，此模式由IFORMAT2-0管脚设置，也可通过I2C设置IfmtOvr位，即寄存器00H的第3位，详情参考寄存器00H描述。复合模式由寄存器08H的第6，4和3位设置。所有的模式中，信号在PIXCLK的上升沿取样。在Y Cb Cr和Y Pb Pr模式下，Cb和Pb信号在4:2:2模式的PIXCLK上升沿取样。在复合Y/Cb/Cr模式下，PIXCLK的频率为27MHz，其他模式为13.5MHz。这些管脚不用的时候应该接地。
39-35 R/CrIN9-0：10位红或Cr色度信号输入总线，此模式由IFORMAT2-0管脚设置，也可通过I2C设置IfmtOvr位，即寄存器00H的第3位，详情参考寄存器00H描述。复合模式由寄存器08H的第6，4和3位设置。所有的模式中，信号在PIXCLK的上升沿取样。在Y Cb Cr模式下，Cr信号在4:2:2模式的PIXCLK上升沿取样。在复合模式下，PIXCLK的频率为27MHz，其他模式为13.5MHz。这些管脚不用的时候应该接地。
3 HSYNCREFI：行同步或参考输入，此管脚输入行同步或参考信号，这一功能可以由程序控制寄存器00H的第4位完成，同步或参考脉冲与视频开始位置的关系可由程序在一个小范围内控制。在FLI2200用于ITU-R BT 601/D1模式下时，内部产生同步，这管脚不用，并接到低，这种情况下，所有的同步信息来源于信号。
4 VSYNCREFI：场同步或参考输入，这管脚输入场同步或参考信号，这一功能可以由程序控制寄存器00H的第4位完成，同步或参考脉冲与视频开始位置的关系可由程序在一个小范围内控制。在FLI2200用于ITU-R BT 601/D1模式下时，内部产生同步，这管脚不用，并接到低，这种情况下，所有的同步信息来源于信号。
5 FLDIN：奇偶场识别输入，源场标志信号必须连到这管脚，这个信号为低时，选择偶数场，为高时，选择奇数场。当寄存器00H的第4位设置为低，输入时序基于HREF 和VREF，并且这个信号是必须的，当设置为高时，输入时序基于HSYNC 和 VSYNC，并且这个信号由内部产生。当寄存器06H的第5位设置为高，这个信号可以作为30Hz电影信号的区分标志。
◆ 输出信号
65-72 G/YOUT：绿色或亮度信号输出
93-94 B/CbOUT9-0：蓝色或Cb色度信号输出总线，在RGB模式下输出蓝信号，在Y Cb Cr模式下输出Cb信号，这个模式由OFORMAT2-0设置，这一功能可通过I2C总线设置OfmtOvr位，即寄存器07H第3位。通过设置寄存器08H第5位，这个总线可以工作在复合模式下，信号时钟为RGB 或YUV 4:4:4的 YCLKO的下降沿，在YUV 4:2:2模式下，信号输出在YCLKO的下降沿和上升沿之间，在YcbCr（假D1）模式下，信号输出在MEMCLKO的上升沿。
77-83 R/CrOUT9-0：红色或Cr色度信号输出总线，在RGB模式下输出红色信号，在Y Cb Cr模式下输出Cr信号。
86-88 YcbCr：色差信号
116 CCLKO：色度输出采样时钟，这个时钟来自于PIXCLK并是YCLKO的1/2倍频率，在30位4：2：2输出模式下，色度信号输出在YCLKO下降沿，时钟的上升沿改变。
117 YCLKO：采样时钟输出，这个时钟来自于PIXCLK并是YCLKO的两倍频率，在30位和20位的输出模式下，输出信号将在时钟下降沿改变。
89 VREFO：场参考输出，在场消影期间第一个图像信号由高变为低时，该管脚出现高电平指示。极性和时序可由程序控制。
90 HREFO：行参考输出，在行消影期间第一个图像信号由高变为低时，该管脚出现高电平指示。极性和时序可由程序控制。
91 VSYNC/ CREFO：场同步输出，提供场同步输出，它的极性可由程序控制，根据应用要求可代替同步的复合参考同步也可由程序控制。
92 H/CSYNCO：行或者复合同步信号输出，提供行同步输出，它的极性可由程序控制，复合信号输出CSYNC也可由程序控制。
110 FILM：电影模式检测输出，当FLI2200检测到24 fps电影视频，该管脚将被设置为高，没检测到电影模式，该管脚被置低。
◆ SDRAM 接口信号
125-131 ADDR10-0 ：SDRAM地址总线，这个信号总线用于扩展SDRAM的寄存器寻址，它应和内存芯片的A10-0连接。
176-169 DATA29-0：SDRAM D数据总线，这个信号总线用于从外部SDRAM D内存区双向传输数据，当用作64 Mbit SDRAM时，必须连到DQ29-0内存总线，当用作双16 Mbit SDRAM时，这个30位的总线可以和两个16位的内存总线连接以如下两种方式连接，一个16线，一个14线，或者两个15线。[Page]
118 MEMCLKO：SDRAM时钟和2X输出采样时钟，这个时钟来自于PIXCLK并是YCLKO的两倍频率，高电平连到SDRAM 的CLK管脚有效，当选择10位输出模式时，输出时钟信号将改变时钟速率，并用作时钟输出。
119 WEN：SDRAM写允许端，低电平连到SDRAM 的WE管脚有效。
120 RASN：SDRAM行地址选择，低电平连到SDRAM 的RAS管脚有效。
121 CASN：SDRAM列地址选择，低电平连到SDRAM 的CAS管脚有效。
122 BSEL：SDRAM区域选择，当用2个16 Mbit SDRAM时，该管脚连到BA（也称BS或A11），当用64 Mbit SDRAM时，该管脚接到BA0（也称BS0或A11），并且BA1/BS1（也称BA当BA0作为A11的参考时）必须连接到地。
◆ 测试输入
41 TEST5-0：这些管脚仅作测试之用，一般接到低电平。
◆ 测试输出
112, 113 TESTO1-0：这些管脚作为测试用，一般无连接。
4、JAG ASM 平板图像处理芯片
一、描述
JAG ASM，它是一片高集成度、功能强大的平板图像处理芯片。其采用388脚的封装，3.3V和2.5V双电压供电。内部集成了功能强大的平板图像缩放处理器（SCALER）、5路独立的输入前端（两路模拟输入接口，两路数字输入接口，一路16位视频信号输入接口）、3通道8位135MHz ADC、SDRAM控制器、PLL时钟控制器及一些画质改善功能增强等功能模块。
JAG ASM内部集成了3通道8位135MHz ADC，因此其可和模拟输入直接连接，其提供的两路模拟输入接口可同时输入两路模拟VGA信号。本机只使用了一路模拟输入接口来连接一路模拟VGA信号输入。从标准15针VGA接口（DB15）进来的RGB三路模拟信号经阻抗匹配及低通滤波后，分别从U11的模拟信号输入接口（A12脚：R1N、A13脚：R1P、A16脚：G1N、A17脚：G1P、A20脚：B1N和A21脚：B1P）输入到U11的内部，经内部AD转换器转化为24位数字RGB信号后，再送入LCD图像处理器进行相应的处理。
JAGASM是一个处理器，将处理模拟和数字信号，支持输入的分辨率：1280*1024/75HZ和1024*768/85HZ在内部ADC处理，外部TMDS支持1600*1200/75HZ和1280*1024/85HZ，将VGA输入信号采用3rd产生缩放比例算法，变换比率135MSPS，经内部行同步电路产生时钟控制，得到R、G、B信号，使分辨率提高，图像更清晰。它支持全制式AV视频和输入格式为4：2：2的YUV输入，支持电脑接口：VGA、SXGA、UXGA、WUXGA，及接受CCIR601/656PAL和NTSC制式输入，最终输出VGA和UXGA显示。
二、IC内部框图
5、TMDS 输出控制SII164
考虑到从数字板到屏的线缆有可能很长，而且传输的速率也很高， 这样如果用TTL信号就会引起EMI问题， 所以经常有些屏会采用将TTL信号进行某种编码， 然后通过线缆将编码后的信号传输到屏内。而所采用的编码方式通常是TMDS(传输最小化差动信号)或LVDS(低电压差动信号)。
PDP4226S的屏是TMDS接口,，即这个屏只能接收经过TMDS编码的信号。所以我们必须在TTL信号输给屏之前， 先将其进行TMDS编码。 我们所采用的编码芯片是Silicon Image公司的SiI164 。
SiI164采用PanelLink数字技术,支持显示范围从25Mbps到165Mbps 。 可以工作在单像素模式或双像素模式。并且可以通过I2C总线进行编程. 可以支持热插拔检测。采用双绞线可以传送超过5米远的距离。同时兼容DVI1.0并向后兼容VESA Plug &Display以及DFP。功耗很小3.3V时只有120毫安的电流，在PowerDown模式下只有1毫安的电流。
下面分六个部分来逐步讲述SiI164的使用：
六．如何判断是否有信号输入到PANEL
我们从数字板给到PANEL的信号必须符合PANEL的时序要求。这要通过软件设置来满足。
当屏一端接收到同步信号时，屏上的指示灯LED（D1）会点亮。从而可以初步判断存在输入信号。
为了判断行、场频、时钟、DE信号是否正确传送到PANEL内，可以首先对输入给SiI164的行、场频、时钟、DE信号进行测量。然后再在PANEL一端进行测试，PANEL一端有一个TMDS receiver, 在receiver输出的地方，应该可以测试到行、场频、时钟、DE信号，如果两处测得的信号波形相同，则证明是没有问题的。同时数据信号的有无也可以通过测试receiver输出数据线上是否有无0 1不断变化的TTL波形来判断。如果输入给SiI164的信号都有，而指示灯LED（D1）
不亮，则可首先检查PANEL的电源是否工作正常，如正常，再用示有输出波形则检查连接线是否有松动，损坏等现像，波器看SiI164输出是否有波形，如有可更换之。如无输出波形，则检查SiI164的供电以及控制脚是否正常，相应的控制脚的电阻是否接错，尤其要检查PD#脚的电平高低，此脚必须为高。如果一切没问题，则有可能是SiI164芯片已坏，可更换之。
完结。